| LDR | | 01329nmm c2200241 c 4500 |
| 001 | | 000000260715 |
| 005 | | 20190726075634 |
| 008 | | 140228s2013 ulk d a kor |
| 040 | |
▼a 248032
▼c 248032
▼d 248032 |
| 056 | |
▼a 569.8
▼2 4 |
| 082 | 04 |
▼a 621.38173
▼2 21 |
| 090 | |
▼a 569.8
▼b 왕66d |
| 245 | 00 |
▼a Digital Clamp Circuit Design with Python and Verilog
▼h [전자책] /
▼d 왕윤성 지음 |
| 256 | |
▼a 전자 데이터 |
| 260 | |
▼a 서울 :
▼b 투마이북 :
▼b 유페이퍼[제작],
▼c 2013 :
▼f (교보문고,
▼g 2014) |
| 300 | |
▼a 전자책 1책 :
▼b 천연색 |
| 516 | |
▼a ePUB |
| 520 | |
▼a 이 책은 Clamp 회로를 Digital 로 구현하는 방법을 소개해 놓은 책이다. 하드웨어로 설계하기 전에 Python 언어로 모델링하고 시뮬레이션해 볼 수 있게 구성되어 있고 또한 Verilog 로 설계된 하드웨어에 대해서도 시뮬레이션을 해 보고 그 결과를 Python 으로 모델링한 것과 비교해 볼 수 있도록 하였다. 전자공학을 전공하여 IC 설계에 관심 갖고 있는 학생들에게 설계 실무 감각을 증진시키는데 도움이 될 것이다 |
| 538 | |
▼a 시스템 조건: 해상도 1024*768 |
| 653 | |
▼a 전자공학
▼a IC설계
▼a 회로 |
| 700 | 1 |
▼a 왕윤성 |
| 856 | 41 |
▼u http://ebook.kaya.ac.kr:81/Kyobo_T3/Content_check.asp?barcode=4801195039990 |
| 950 | 0 |
▼b \5400 |
| 990 | |
▼a 관리자 |